PATENT ABSTRACTS OF JAPAN

(11)Publication number: 05-167424 (43)Date of publication of application: 02.07.1993

(51)Int.CI. H03K 19/0175

H03K 17/16 H03K 17/687


(21)Application number: 03-350448 (71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing: 11.12.1991 (72)Inventor: YAMAGOSHI YUKIO

(54) OUTPUT BUFFER CIRCUIT

(57)Abstract:

PURPOSE: To provide the output buffer circuit for a logic circuit reducing a through-current of a CMOS output circuit so as to prevent power malfunction. CONSTITUTION: The output buffer circuit is made up of a CMOS output circuit in which a drain of a P-channel MOS transistor(TR) 2 and a drain of an N- channel MOS TR1 are connected in common to use the connecting point as an output terminal and a source of the Pchannel MOS TR 2 and a source of the N-channel MOS TR 1 are connected to ground, a P-channel MOS TR 4 whose drain connects to ground, whose gate connects to an input terminal, whose source connects to a gate of the N-channel MOS TR 1 and whose back gate connects to the source, an N-channel MOS TR 3 whose drain connects to a power supply, whose gate connects to the input terminal, whose source connects to a gate of the P-channel MOS TR 2 and whose back gate connects to the source, a resistor 5 connecting between the input terminal and the gate of the P-channel MOS



TR 2, and a resistor 6 connected between the input terminal and the gate of the N-channel MOS TR 1.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-167424

(43)公開日 平成5年(1993)7月2日


(51)Int.CI. ⁵ H 0 3 K	19/0175		庁内整理番号 9184-5 J 6959-5 J 8221-5 J	FI	技術表示館所 19/00 101 F 17/687 F 審査請求 未請求 請求項の数1(全 4 頁)
	17/16 17/687				
				H 0 3 K	
(21)出顯番号		特顯平3-350448		(71)出願人	
(22)出顯日		平成3年(1991)12)	引11日	(79\ ≥ ₩ ₩ ± ± ±	オリンパス光学工業株式会社 東京都渋谷区幡ヶ谷2丁目43番2号 ・ 山腰 由紀夫
				(12)宪明名	・ 山暖 田紀天東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業株式会社内
				(74)代理人	弁理士 最上 健治

(54)【発明の名称】 出力パッファ回路

(57)【要約】

【目的】 CMOS出力回路の貫通電流を低減し誤動作を防止できるようにした論理回路の出力バッファ回路を提供する。

【構成】 P型MOSトランジスタ2のドレインとN型MOSトランジスタ1のドレインを共通接続して出力端子とし、P型MOSトランジスタ2のソースを電源に、N型MOSトランジスタ1のソースをグランドに接続したCMOS出力回路と、ドレインをグランドにゲートを入力端子にソースをN型MOSトランジスタ1のゲートにバックゲートをソースに接続したP型MOSトランジスタ4と、ドレインを電源にゲートを入力端子にソースをP型MOSトランジスタ2のゲートにバックゲートをソースに接続したN型MOSトランジスタ3と、入力端子とP型MOSトランジスタ2のゲート間に接続された抵抗5と、入力端子とN型MOSトランジスタ1のゲート間に接続された抵抗6とで出力バッファ回路を構成する。



【特許請求の範囲】

【請求項1】 第1のP型MOSトランシスタのドレイ ンと第1のN型MOSトランジスタのドレインを共通接 続して出力端子とし、前記P型MOSトランジスタのソ ースを電源に、前記N型MOSトランジスタのソースを グランドに接続したCMOS出力国略と、ドレインをグ ランドにゲートを入力端子にソースを前記CMOS出力 回路のN型MOSトランジスタのゲートにバックゲート をソースにそれぞれ接続した第2のP型MOSトランジ スタと、ドレインを電源にゲートを入力端子にソースを 10 前記CMOS出力回路のP型MOSトランジスタのゲー トにバックゲートをソースにそれぞれ接続した第2のN 型MOSトランジスタと、一端を入力端子に接続し他端 を前記CMOS出力回路のP型MOSトランジスタのゲ ートに接続した第1の抵抗と、一端を入力端子に接続し 他端を前記CMOS出力回路のN型MOSトランジスタ のゲートに接続した第2の抵抗とで構成したことを特徴 とする出力バッファ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、貫通電流を低減し誤 動作を防止するようにした論理回路の出力バッファ回路 に関する。

[0002]

【従来の技術】従来、論理回路の出力バッファ回路は、 図3に示すようにトランジスタサイズの小さいプリバッ ファとしてのインバータ101 と、出力バッファとしての インバータ102 とを直列接続した回路で構成されてい る。そして各インバータ101,102は、図4に示すよう に、P型MOSトランジスタ111 とN型MOSトランジ 30 スタ112 の各ドレインを共通接続して出力端子114 と し、前記P型MOSトランジスタ111のソースを電源V ೄに接続し、N型MOSトランジスタ112 のソースをグ ランドに接続し、両トランジスタ111, 112 のゲートを 共通接続した入力端子113 に、回路への入力信号を直接 入力するように構成されている。

[0003]

【発明が解決しようとする課題】ところで、前記図4に 示した構成のインバータよりなる出力バッファ回路の場 合、入力信号がHighからLow 及びLow からHighにスイッ チする際、入力電圧が $V_{\tau HR}$ (N型MOSトランジスタ の閾値電圧)から、Voo-Vrap (P型MOSトランジ スタの閾値電圧)の間では、P型MOSトランジスタと N型MOSトランジスタが同時にON状態となる。

【0004】とのように従来の出力バッファ回路では、 P型MOSトランジスタとN型MOSトランジスタが同 時にONする状態が生じるため、電源からグランドへ貫 通電流が流れ、駆動能力の大きい出力バッファ回路の均 合には、電源ーグランド間の電圧が瞬間的に落ち込み、

化するため、回路が誤動作を起こす場合かあるという間 題点があった。

【0005】との問題点を解決する手法としては、特開 平1-284017号において図5に示すような構成の 出力バッファ回路が提案されている。すなわちこの出力 バッファ回路は、2入力NAND原子204 と、2入力N OR 素子205 と、NOT素子203 と、電源Van とクラン ド間に直列に接続されたP型MOSトランシスタ206と N型MOSトランシスタ207 とを備え、NOR素子205 の一方の入力端を接地レベルに固定し、NAND崇子20 4の一方の入力端をNOT素子203により電源レベルに 固定し、また入力端子201 はNAND索子204及びNO R素子205 の他方の入力端に接続し、出力端子202 はP 型MOSトランジスタ206 とN型MOSトランジスタ20 7 の接続点より導出するように構成されている。そして このように構成された出力バッファ回路は、2入力NA ND素子204 と2入力NOR素子205 の論理閾値電圧に 差があることから、P型MOSトランジスタ206 のゲー ト電圧とN型MOSトランジスタ207 のゲート電圧の変 20 化に時間差を設け、P型MOSトランジスタ206とN型 MOSトランジスタ207 が同時にON状態になることを 防止するものである。

【0006】しかしながら、この提案された出力バッフ ァ回路においては、P型MOSトランジスタとN型MO Sトランジスタが同時にOFFしている時間をあまり大 きくできないし、また回路を構成するトランジスタ数が 多くなり回路面積が大きくなってしまうという問題点が ある。

【0007】本発明は、従来の出力バッファ回路におけ る上記問題点を解消するためになされたもので、少ない 索子数で貫通電流を低減し誤動作を防止できるようにし た出力バッファ回路を提供することを目的とする。

[0008]

40

【課題を解決するための手段及び作用】上記問題点を解 決するため、本発明は、第1のP型MOSトランジスタ のドレインと第1のN型MOSトランジスタのドレイン を共通接続して出力端子とし、前記P型MOSトランジ スタのソースを電源に、前記N型MOSトランジスタの ソースをグランドに接続したСMOS出力回路と、ドレ インをグランドにゲートを入力端子にソースを前記CM OS出力回路のN型MOSトランジスタのゲートにバッ クゲートをソースにそれぞれ接続した第2のP型MOS トランジスタと、ドレインを電源にゲートを入力端子に ソースを前記CMOS出力回路のP型MOSトランジス タのゲートにバックゲートをソースにそれぞれ接続した 第2のN型MOSトランジスタと、一端を入力端子に接 続し他端を前記CMOS出力回路のP型MOSトランジ スタのゲートに接続した第1の抵抗と、一端を入力端子 に接続し他端を前記CMOS出力回路のN型MOSトラ グランドの電位が上昇して論理回路の回路閾値電圧が変 50 ンジスタのゲートに接続した第2の抵抗とで出力バッフ

3

ァ回路を構成するものである。

【0009】このように構成した出力パッファ回路においては、CMOS出力回路のP型MOSトランジスタのケート入力信号の立ち下がりがゆっくりと行われ、またN型MOSトランジスタのゲート入力信号の立ち上がりがゆっくりと行われるので、両トランジスタかONになる時点が遅延し、両トランジスタが同時にONすることがなくなり、これにより貫通電流を低減させ誤動作を防止することができる。

[0010]

【実施例】次に実施例について説明する。図1は、本発 明に係る出力バッファ回路の一実施例を示す回路構成図 である。図において、1と3はN型MOSトランジスタ で、2と4はP型MOSトランジスタである。N型MO Sトランジスタ1とP型MOSトランジスタ2の各ドレ インは共通に接続されて出力端子OUTとなっており、 またP型MOSトランジスタ2のソースは電源Vooに、 N型MOSトランジスタ1のソースはグランドに接続さ れていて、CMOS出力回路を構成している。N型MO Sトランジスタ3のゲートは入力端子1Nに、ドレイン 20 は電源V。。に、ソースは前記CMOS出力回路のP型M OSトランジスタ2のゲートに、バックゲートはソース にそれぞれ接続されており、またP型MOSトランジス タ4のゲートは入力端子 I Nに、ドレインはグランド に、ソースは前記CMOS出力回路のN型MOSトラン ジスタ1のゲートに、バックゲートはソースにそれぞれ 接続されている。5、6は抵抗であり、抵抗5の一端は 入力端子INに、他端は前記CMOS出力回路のP型M OSトランジスタ2のゲートにそれぞれ接続されてお り、抵抗6の一端は入力端子INに、他端は前記CMO S出力回路のN型MOSトランジスタ1のゲートにそれ それ接続されている。

【0011】次にこのように構成した出力バッファ回路の動作を、図2に示した入力信号IN、CMOS出力回路のP型MOSトランジスタ2のゲート入力信号(ノードAにおける信号)及びN型MOSトランジスタ1のゲート入力信号(ノードBにおける信号),出力信号OUTの各波形、並びにN型MOSトランジスタ1及びP型MOSトランジスタ2のON、OFF態様を参照しながら説明する。

【0012】まず第1に初期状態として、入力信号INがLow の場合には、ノードA、Bは共に抵抗5、6を通じてLov になっている。したがって、N型MOSトランジスタ3、P型MOSトランジスタ4及びN型MOSトランジスタ1はOFF状態であり、P型MOSトランジスタ2はON状態になっている。

【0013】次に入力信号INがLow からHighに変わる 場合について説明する。入力信号INがHighになると、 ノードAがLow であるのでN型MOSトランジスタ3は ONし、ノードAの電位は急激に上昇する。ノードAの

電位が電源電圧よりN型MOSトランジスタ3の関値電 圧だけ低い電圧に達すると、N型MOSトランジスタ3 はOFFし、ノーFAは抵抗5を通じて電源電圧まで充 電される。したがってCMOS出力回路のP型MOSト ランジスタ2は急激にOFFする。また入力信号 INか Highになる場合、P型MOSトランジスタ4はOFFの ままであり、ノードBは抵抗6を通じて抵抗6とノード Bに付随する容量によって決定される時定数により。 ゆ っくりと電源電圧まで充電される。したがってCMOS 10 出力回路のN型MOSトランジスタ1は、入力信号IN かHighになってから一定時間経過したのちにONする。 【0014】次に入力信号 I NがHighからLow に変わる 場合について説明する。入力信号 I NがLou になると、 ノードBがHighであるのでP型MOSトランジスタ4は ONし、ノードBの電位は急激に下がる。ノードBの電 位がグランド電圧より P型MOSトランジスタ4の閾値 電圧だけ高い電圧に達すると、P型MOSトランジスタ 4はOFFし、ノードBは抵抗6を通じてグランド電圧 まで放電される。したがってCMOS出力问路のN型M OSトランジスタ1は急激にOFFする。また入力信号 INがLow になると、N型MOSトランジスタ3はOF Fのままであり、ノードAは抵抗5を通じて抵抗5とノ ードAに付随する容量によって決定される時定数によ り、ゆっくりとグランド電圧まで放電される。したがっ てCMOS出力回路のP型MOSトランジスタ2は、入 力信号 I NがLow になってから一定時間経過したのちに ON する。

【0015】以上の説明からわかるように、この出力バッファ回路の場合、入力信号INが切り換わる際に、CMOS出力回路を構成しているN型MOSトランジスタ1及びP型MOSトランジスタ2が同時にONすることがないため、貫通電流が低減する。

【0016】なお本発明においては、論理としては反転 セルとして動作するので、正転セルとして用いる場合は 入力側にインバータを付加する必要がある。

[0017]

【発明の効果】以上実施例に基づいて説明したように、本発明によれば、CMOS出力回路を構成するP型MOSトランジスタ及びN型MOSトランジスタがONになる時点が遅延され、両トランジスタが同時にONすることがなくなり、貫通電流が低減し誤動作が防止される。【図面の簡単な説明】

【図1】本発明に係る出力バッファ回路の一実施例を示す回路構成図である。

【図2】図1に示した実施例の動作を説明するためのタイミングチャートである。

【図3】従来の出力バッファ回路の構成例を示すプロック構成図である。

ノードAがLow であるのでN型MOSトランジスタ3は 【図4】図3に示した出力バッファ回路を構成するインONし、ノードAの電位は急激に上昇する。ノードAの 50 パータの構成を示す回路構成図である。

6

【図5】図3に示した出力ハッファ回路の問題点を解決するため提案された従来の出力バッファ回路を示す回路 構成図である。

【符号の説明】


* 1, 3 N型MOSトランジスタ

2,4 P型MOSトランジスタ


5,6 抵抗

[図1]


[図3]



【図2】



【図4】



【図5】

